Wat houdt apparatuurfabrikanten tegen bij multicore, op RTOS gebaseerde apparatuur?

4

Wat houdt fabrikanten van apparatuur tegen bij multicore, op RTOS gebaseerde apparatuur?

Onlangs heeft Rockwell Collins zijn weergavesystemen gecertificeerd op basis van RTOS:

Waarom gaan grote spelers niet naar deze segmenten zoals RTOS, multicore-processor? Komt dit door certificeringsproblemen?

    
reeks Lucky 02.09.2015 / 09:04

3 antwoord

3

Ontwikkelingskosten, complexiteit en behoefte.

Op een systeem dat harde real-time moet zijn, is multi-core een pijn (denk duur) en de meeste dingen die in real-time hard moeten zijn, zijn niet zo ingewikkeld. Dingen die niet echt realtime hoeven te zijn, hoeven geen RTOS te zijn, dus je hebt één systeem dat al het harde realtime spul afhandelt en een dat Linux uitvoert en de andere dingen aan.

    
antwoord gegeven 18.09.2015 / 01:06
1

AFAIK multicore-technologie wordt momenteel in sommige automotive-oplossingen gebruikt, maar meestal niet als SMP ( symmetrische multicore-verwerking ) maar als AMP ( asymmetrische multicore-bewerking ), waarbij elke kern voert zijn eigen specifieke taken uit, of als dual-cores met dubbele vergrendeling die dezelfde code gebruiken voor extra betrouwbaarheid.

Dit artikel door ingenieurs van Freescale biedt een aantal redenen waarom het in auto's wordt geïntroduceerd:

Automotive SoCs have traditionally been single core, since not much computational work or high end applications were targeted on them. Automotives were simpler, so were the applications and so were the SoCs. As more and more electronics made room in the automotives, the complexity of the SoCs kept on increasing. Now the focus is to have most of the automotive under electronic control.

High end automotives produced these days provide features like electronic stability control (ESC), traction control system (TCS), advanced driver assistance systems (ADAS) etc. These features require complex SoCs at heart which can collect, process and transfer data at a fast rate from multiple peripherals.

No matter at how much high frequency the single core is operating on, it will always have performance bottlenecks & challenges while performing multiple tasks. Single core running on higher frequency consumes more power. This makes the single core architecture unfit for ultra low power applications. Dual core based SOC architecture provide better tradeoff in performance and power consumption than single core based architectures.

Freescale heeft ook een document Ingesloten multicore: Een introductie waarin de voordelen en uitdagingen van multicore-chips in ingesloten omgevingen worden uitgebreid. Bijvoorbeeld (op interconnect-bussen):

Ironically, although microprocessors can perform almost instantly the sorts of complex complications that decades ago institutions spent millions on and built rooms for, the step into multicore processing has brought a simple problem to light: Because the total bandwidth must be divided among the bus masters,more cores means less bandwidth per core.

Also, with increased bus traffic, the risk of collisions increases and this lowers bandwidth even further. In short, a bus does not scale well above four cores.

Terwijl de auto-industrie zijn eigen veiligheid & certificeringsvereisten, ik denk dat het voor fabrikanten eenvoudiger is om te experimenteren met multicore-oplossingen op de grond, in vergelijking met vliegtuigen die in alle situaties correct moeten vliegen en veel meer schadepotentieel hebben, dus multicore-acceptatie zal waarschijnlijk veel langzamer zijn.

Ze kunnen echter op een gegeven moment ook in de luchtvaartelectronica worden geïntroduceerd:

The Multicore for Avionics (MCFA) working group, which includes representatives from BAE Systems, BARCO, Boeing, EADS, ELBIT, GE Aviation, Hamilton Sunstrand, Honeywell, Rockwell Collins, Thales, and Freescale, was established to help commercial avionics companies leverage the performance, power, and size advantages of sophisticated embedded multicore processors, such as those from Freescale

bron

Rapport van de WG-vergadering van 2013: link

    
antwoord gegeven 28.05.2018 / 15:07
0

Multi-core systemen betekent op processorniveau dat er een verbindingsbus moet zijn die gegevens deelt. Deze interconnect brengt een niveau van onbepaaldheid op nano-seconde niveaus - wat als de gevraagde gegevens zich in de cache van core 1 bevinden en het proces zich in core 2 bevindt? Wat als conflict ontstaat?

Ook, wanneer RTOS de micro-kernel start, hoe zal hij gebruikmaken van meerdere kernen - als afzonderlijke eenheden? Voldoet het aan strenge veiligheidsrichtlijnen als het L3-cache deelt maar een aparte L1 / L2-cache heeft?

    
antwoord gegeven 29.09.2015 / 21:08